# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Akira MIURA, et al.

Serial Number: Not Yet Assigned

Filed: January 30, 2004 Customer No.: 38834

For: INTEGRATED CIRCUIT

## **CLAIM FOR PRIORITY UNDER 35 U.S.C. 119**

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

January 30, 2004

١

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

#### Japanese Appln. No. 2003-081903, filed on March 25, 2003

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>50-2866</u>.

Respectfully submitted, WESTERMAN, HATTORI, DANIELS & ADRIAN, LLP

Reg. No. 32,861

Atty. Docket No.: 042054

1250 Connecticut Ave, N.W., Suite 700

Washington, D.C. 20036

Tel: (202) 822-1100 Fax: (202) 822-1111

KH/II

#### B 国 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

3月25日 2003年

出 願 Application Number:

特願2003-081903

[ST. 10/C]:

[ J P 2 0 0 3 - 0 8 1 9 0 3 ]

出 人 Applicant(s):

横河電機株式会社

2003年

9月19日



特許庁長官 Commissioner, Japan Patent Office 【書類名】 特許願

【整理番号】 02N0132

【あて先】 特許庁長官殿

【国際特許分類】 H01L 51/00

【発明者】

【住所又は居所】 東京都武蔵野市中町2丁目9番32号 横河電機株式会

社内

【氏名】 三浦 明

【発明者】

【住所又は居所】 東京都武蔵野市中町2丁目9番32号 横河電機株式会

社内

【氏名】 小林 信治

【発明者】

【住所又は居所】 東京都武蔵野市中町2丁目9番32号 横河電機株式会

社内

【氏名】 原仁

【発明者】

【住所又は居所】 東京都武蔵野市中町2丁目9番32号 横河電機株式会

社内

【氏名】 八木原 剛

【発明者】

【住所又は居所】 東京都武蔵野市中町2丁目9番32号 横河電機株式会

社内

【氏名】 岡 貞治

【特許出願人】

【識別番号】 000006507

【氏名又は名称】 横河電機株式会社

【代表者】 内田 勲

ページ: 2/E

【手数料の表示】

【予納台帳番号】 005326

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

#### 【書類名】

明細書

【発明の名称】 集積回路

【特許請求の範囲】

#### 【請求項1】

半導体等の基板上に微細真空管素子及び他の電子素子を集積化して形成し、前 記微細真空管と電子素子間で信号の授受を行うように構成したことを特徴とする 集積回路。

#### 【請求項2】

前記真空管素子を前記他の電子素子と共に集積化するに際し、真空を走行する 弾道電子(無散乱電子)を利用し、量子効果を室温環境で実現することを特徴と する請求項1記載の集積回路。

#### 【請求項3】

マッハゼンダー干渉系等の干渉系を構成し、AD変換器を構成したことを特徴とする請求項1または2記載の集積回路。

#### 【請求項4】

マッハゼンダー干渉系等の干渉系を構成し、前記マッハゼンダー干渉系の重み付けを画像処理や信号コード変換用に構成した高度機能集積型としたことを特徴とする請求項1または2記載の集積回路。

#### 【請求項5】

前記真空素子の電子放射の超高速光応答特性を利用して超高速光通信用受光集 積回路を構成したことを特徴とする請求項1または2に記載の集積回路。

#### 【請求項6】

弾道走行中の電子の量子効果を利用して磁気・電界センサ等のセンサを構成したことを特徴とする請求項1または2に記載の集積回路。

#### 【請求項7】

前記真空素子のカソードを熱陰極としたことを特徴とする請求項1~7のいず れかに記載の集積回路。

#### 【請求項8】

前記熱陰極部にLaB6 (六ホウ化ランタン) 等を付着したことを特徴とする

請求項7に記載の集積回路。

## 【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$ 

#### 【発明の属する技術分野】

本発明は、集積回路に関し、高速化・高機能化および素子数の低減を図った集積 回路に関する。

[00002]

#### 【従来の技術】

Si半導体集積化技術は、 $2 \mu$  m  $\rightarrow$   $1 \mu$  m  $\rightarrow$  0.  $5 \mu$  m  $\rightarrow$  0.  $25 \mu$  m  $\rightarrow$  0. 1  $3 \mu$  m  $\rightarrow$  0.  $09 \mu$  m と順調に集積度と速度が向上して来ている。更に一部の半導体メーカでは 0.  $065 \mu$  m が計画されている。又、露光技術もgline  $\sim$  iline、位相シフト露光、更にはエキシマー光源と進み、現在はエキシマー光源プラス位相シフト露光まで行なわれている。

#### [0003]

また、X線の縮小投影技術の課題であった縮小光学系を構成できる凹面鏡技術も完成しつつあり、 $0.01\mu$  m級のX線ステッパ・X線スキャン露光器の実現性が見えてきて半導体の加工技術は10nmレベルに達しつつある。

#### [0004]

半導体回路素子は、Kファクタ(スケーリングファクタ)則にしたがって微細化してきたが、微細化を牽引してきた技術は、物理原理(半導体動作原理等)の課題の克服というよりも工学的な課題・側面(加工精度・加工法・各種汚染欠陥の除去技術の確立・化学反応の制御等)の克服で、物理(スケーリング則・半導体バンド理論・トランジスタ動作物理等)概念そのものの変更を必要としなかった。

#### [0005]

図14は1チップ上に形成された高速A/D変換器(フラッシュ式)の一例を示すブロック構成図である。図において、ラダー抵抗(直列抵抗網)30に入力された電圧はコンパレータ31を介してエンコーダ32に入力し、デジタル信号に変換されて出力する。33はコンパレータ31の基準電源である。

このような高速A/D変換器においてはNビットのA/D変換に対して2n-1個のコンパレータと抵抗を必要とし素子数が極めて大きくなる。

[0006]

【発明が解決しようとする課題】

しかし、X線露光技術・電子線露光技術の進展で、0.065µm以下の超微細化加工が可能になってくると、物理現象であるトンネル効果等の影響で、従来絶縁体としてきたMOS酸化膜リーク電流の増大・ホットエレクトロンの注入・アバランシェ降伏等、今までのスケーリングファクタが通用できなくなり、LSIとした時に動作が不安定となるという課題があった。

[0007]

究極の素子として1電子トランジスタ等の提案もあるが、極低温を必要としたり、1電子量子効果であるため結果が、量子力学的確立法則の下におかれて動作が不安定となる。更に、量子効果を積極的に利用しようとSiGe‐SiС等の化合物を持ち込み共鳴トンネリング等の量子効果を導入する研究もあるが、大規模LSIの機能を一挙に集約するためには、量子干渉効果を導入し高度の論理機能を実現する必要がある。しかし、固体中では、各種散乱効果(不純物散乱、フォノン散乱等)の影響で、室温で量子干渉を起こすことは、極めて困難という課題があった。

微細真空管を基板上に形成する先行技術としては以下のようなものがある。

[0008]

【特許文献1】

特開平7-193052号公報

[0009]

【課題を解決するための手段】

上記課題を解決するために、本発明に係る集積回路は、請求項1においては、 半導体基板上に微細真空管素子及び他の電子素子を集積化して形成し、前記微 細真空管と電子素子間で信号の授受を行うように構成したことを特徴とする。

[0010]

請求項2においては、請求項1記載の集積回路において、

前記真空管素子を前記他の電子素子と共に集積化するに際し、真空を走行する 弾道電子(無散乱電子)を利用し、量子効果を室温環境で実現することを特徴と する。

#### $[0\ 0\ 1\ 1]$

請求項3においては、請求項1または2記載の集積回路において、

マッハゼンダー干渉系等の干渉系を構成し、AD変換器を構成したことを特徴とする。

#### $[0\ 0\ 1\ 2]$

請求項4においては、請求項1または2記載の集積回路において、

マッハゼンダー干渉系等の干渉系を構成し、前記マッハゼンダー干渉系の重み付けを画像処理や信号コード変換用に構成した高度機能集積型としたことを特徴とする。

#### [0013]

請求項5においては、請求項1または2記載の集積回路において、

前記真空素子の電子放射の超高速光応答特性を利用して超高速光通信用受光集 積回路を構成したことを特徴とする。

#### $[0 \ 0 \ 1 \ 4]$

請求項6においては、請求項1または2記載の集積回路において、

弾道走行中の電子の量子効果を利用して磁気・電界センサ等のセンサを構成したことを特徴とする。

#### [0015]

請求項7においては、請求項1~6のいずれかに記載の集積回路において、 前記真空素子のカソードを熱陰極としたことを特徴とする。

#### $[0\ 0\ 1\ 6]$

請求項8においては、請求項7に記載の集積回路において、前記熱陰極部にLaB6(六ホウ化ランタン)を付着したことを特徴とする。

#### $[0\ 0\ 1\ 7]$

#### 【発明の実施の形態】

次に、本発明に係る集積回路の実施形態について、図面を参照して、以下、説明

する。

#### [0018]

量子効果応用素子は、数素子から数十、数百素子で、数万から数百万半導体トランジスタで実現可能な論理回路を実現できることは、超伝導ADや超伝導ALUで既に実証されている。

本発明は、通常半導体集積回路に無散乱の状態で量子効果を引き出すことが可能な微細真空素子を一緒に集積化するものである。

#### [0019]

図1は、本発明の実施形態の一例を示す平面図である。図1において、1はSiやInPなどの基板であり、この基板の電子素子形成領域2には例えばCMOSトランジスタやBipolarトランジスタなどの電子が形成され、微小真空管形成領域には公知の技術により微細真空管が形成されている。そして、これらの素子が有機的に接続されて集積回路が構成されている。

#### [0020]

図2は基板(シリコン)1上に微小真空管3、電子素子2、回路網4の領域を 形成し、電極パッド5および配線6を施して信号の授受を行なう場合の配置を示 すものである。

#### $[0\ 0\ 2\ 1]$

図3は1800k程度の高温Wフィラメントから出た熱電子を、1m程度の弾道距離で単結晶表面を利用し、回折干渉させて蛍光スクリーンに投影した干渉パターンである。重要なのは、1800kの高温フィラメントからの熱電子であっても真空中で無散乱であれば、1m以上のコーヒーレンス長(可干渉距離)を持っていることである。このような真空管は実用温度で、真空でありさえすれば(実用上の無散乱であれば)量子効果を引き起こすことができ、量子効果を利用することができる。

#### [0022]

図4は、微細真空管を用いたAB効果素子によりA/D変換器を構成した本発明の実施形態の一例を示す構成図である。図において、7は真空中に配置されたカソード、8はアノードである。これらカソード7とアノード8の間にはカソード

7から出射する電子の流れを2分する分流手段(スリット)9が配置されている。10は磁界発生手段であり、分流手段9とアノード8との間に配置されている。この磁界発生手段10は入力電流によりその磁界の強さが1:2:4:8の比になるように形成されている。

#### [0023]

図4中のアノード8の出力(a)~(d)は磁界発生手段7に入力電流をあたえた場合のそれぞれの出力電流の変化を示すもので、各真空素子(1)~(4)の波形は横軸にコイルに流れる電流をとると磁場の強さの逆数に比例した周期1/8, 1/4, 1/2, 1で変動する。

#### [0024]

図 5 はカソード 7 とアノード 8 を一対設け、図 4 に示すコイル 1 0 の代わりに 2 本の信号線 a, b を配置してマッハゼンダー系を構成したもので、この信号線 に流す電流を変化させることにより排他的論理和の否定(E x c l u c i v e n o r ) を構成したものである。

即ち、磁気光学効果によってアノードでの2つの経路の波の位相差がΠ (パイ)となるような磁界 (B)を発生させるための電流を流す。信号線a, bともに当該電流を流した場合は出力は1となり、一方に流し、他方に流さない場合は出力は0、信号線a, bともに電流を流さない場合は出力は1となる。

このような論理回路を組み合わせることにより、たとえばMPEG->AVIエンコーダーのような高度機能集積型の画像処理や信号コード変換装置が可能となる。

#### [0025]

一般にたとえばMPEG->AVIエンコーダーのような高度機能集積型の画像処理 や信号コード変換装置を作製する場合、このような論理回路を500程度必要と する。従来のトランジスタを用いた論理回路では1論理回路あたり40~50の トランジスタを必要とし、総計20,000~25,000個のトランジスタを 必要とするが、上述のような論理回路を用いれば1論理1真空素子ですみ、50 0程度の真空素子で機能させることができる(集積回路のイメージとしては図2 にしめすようなものとなる)。

#### [0026]

図6はカソード7の表面に光電効果を生じる部材(仕事関数の低い、例えばセ シウムの酸化物)26をコーティングしておき、微細真空管のシェルに石英窓2 5を形成しこの窓を通して光を照射するようにしたものである。

このような構成によればフォトダイオードを用いずに高速な光電変換が可能と なる。

#### [0027]

図7(a)はスリット9の後段にOPアンプ13を接続し電子の流れ(e‐) に磁界を印加したものである。このような構成によればOPアンプ13の出力は (b)に示すようなものとなる。

この信号を図(c)に示すように1/4波長程度で磁界(B)の大きさを対応 させればマッハゼンダー系の磁界センサとして利用することができる。

#### [0028]

図8はカソードの後段にレンズ15および2枚の電極14を設け、各々の電極 からの電気信号をOPアンプ13に入力したものである。この場合2枚の電極1 4をスリットとし、レンズ15で絞りカソードからの電子の流れをスリット幅程 度とする。この場合もレンズ15と電極の途中に磁界が存在すると、その磁界の 強さに応じて電子の流れ方向が曲げられ、電極の一方に多くの電流が流れる。そ の結果OPアンプ13の出力値が変化するので磁界(B)を検出することができ る。

#### $[0\ 0\ 2\ 9]$

図9は電極を4枚並べて対角に配置したもので、その中心Pに電子の流れを集 中させるようにしたものである。

このような構成によれば、2枚の電極間の電流差をそれぞれ検出することによ りXY平面上の磁界(B)の向きについても検出することができる。

#### [0030]

図10は本発明で使用する微細真空素子の一実施例を示す平面図(a)及び( a) 図のA-A断面図(b)である。図10(a), (b)において、1はSi やInPなどの基板であり、この基板1上には例えばSiOゥからなる幅2×2  $\mu$  m, 高さ 1  $\mu$  m程度の凸部 1 6 が形成されている。 1 7 は例えば幅 3  $\mu$  m, 長 さ $5 \mu$  m, 厚さ $0.2 \mu$  m程度の先の尖った板状の絶縁部材であり、この絶縁部材17の突端部に $0.1 \mu$  m程度の高さに形成されている。19 は前記カソード7の一端に形成された導電部材である。

#### [0031]

上記の構成によれば、カソード7の部分が凸部16からはみだした庇状の部分に形成されているので、対地容量が小さくなり、また、発熱体(カソード)7が少面積なので発熱はその限られた部分に集中する。そしてこの発熱部7は基板1に接触していないので基板1に吸収されることがなく発熱量が増大する。その結果電流駆動能力を高めることができる。

#### [0032]

なお,一般に導電部材19はAl薄膜で形成するがAl薄膜は熱抵抗が小さいのでカソード7の発熱を吸収する可能性がある。

図11はその熱吸収を少なくしたカソードの構成を示す平面図で、この例においてはカソード7に接する所定の範囲に熱抵抗の大きいプラチナ (Pt) 薄膜20を形成し、そのPt20薄膜の一端に接してA1薄膜を形成している。この様に構成することによりカソード (発熱体) 7の導電部材19側への熱放散を防止することができる。

#### [0033]

図12(a)~(c)は上記熱電子放出素子の一実施例を示す概略製作工程の 断面図である。工程に従って説明する。

工程(a)において、Si 基板1の所定の位置に不純物であるB(ボロン)21 を高濃度(例えば $1 \times 10^2$  0 程度)に注入(または拡散)する。

工程(b)において、基板1をKOHなどの液に浸しウェットエッチングを行う。これにより不純物層21は残り、Si基板1の表面と不純物層21の下部がアンダエッチングされて、凸部16が形成されるとともにその凸部16の上に凸部より大面積の高濃度層21が形成される。

#### (0034)

次に工程(c)において、基板 1 全面を熱酸化するすることにより高濃度層 2 1 を含む基板 1 上に絶縁層としての S i O 2 膜 2 3 を形成する。

この $SiO_2$ 層23の上に図10, 11に示すカソード(タングステン, Mo , LaB6) 18を形成するとともに導電部材19を形成する。

[0035]

図13(a)~(c)は上記熱電子放出素子の他の実施例を示す概略製作工程の断面図である。工程に従って説明する。

工程(a)においてSi 基板1の全面に1 $\mu$  m程度の絶縁部材としての熱酸化膜(Si O<sub>2</sub>) 2 3 を形成し、所望の形状にパターニングを行う。

工程(b)において、基板1をKOHなどの液に浸しウェットエッチングを行う。これにより熱酸化膜23の下部がアンダエッチングされて、凸部16が形成されるとともにその凸部16の上に凸部より大面積の絶縁部材23が形成される。

[0036]

次に工程(c)において、絶縁部材23の上に図10,11に示すカソード(タングステン)18を形成するとともに導電部材19を形成する。

[0037]

本発明の以上の説明は、説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明はその本質から逸脱せずに多くの変更、変形をなし得ることは当業者に明らかである。例えば本実施例では電子素子としてCMOSトランジスタやBipolarトランジスタなどを示したが、レーザやフォトダイオードなどの光素子等を混載してもよい。

特許請求の範囲の欄の記載により定義される本発明の範囲は、その範囲内の変更、変形を包含するものとする。

[0038]

【発明の効果】

以上実施例とともに具体的に説明した様に本発明によれば、半導体基板上に微細真空管素子及び他の電子素子を集積化して形成し、前記微細真空管と電子素子間で信号の授受を行なうように構成したので、高速化・高機能化および素子数低減を図った集積回路を実現することができる。

また、マッハゼンダー干渉系を構成するとともに磁界発生手段を設け、磁界発生手段のそれぞれに発生する磁界の強さを所定の倍率に制御することにより、超

高速A/D変換器を実現することができる。

#### [0039]

また、マッハゼンダー干渉系を構成するとともに2本の信号線を設け、この信号線に流す電流をオンオフ制御することにより、排他的論理和のExclusive norを構成することができ、このような構成の装置を組み合わせることにより、高度機能集積型の画像処理や信号コード変換装置が可能となる。

## [0040]

また、カソードの表面に光電効果を生じる部材をコーティングしておき、微細真空管のシェルに石英窓を形成しこの窓から光を照射すればフォトダイオードを用いずに高速な光電変換が可能となる。

#### [0041]

また、マッハゼンダー干渉系を構成するとともにカソードからの電子をOPアンプに入力し、磁界中に配置することにより磁場の強さを検出することができる。

#### [0042]

また、マッハゼンダー干渉系を構成するとともにカソードからの電子をレンズで絞って2枚、または4枚の電極の間を通しOPアンプで出力差を検出することにより磁場の方向や強さを検出することができる。

#### [0 0 4 3]

また、カソードを熱陰極にすることにより電流駆動能力を高め、熱陰極部に熱電子放射効率の極めて高いLaB6 (六ホウ化ランタン)等を付着したので更に電流駆動能力を高めることができる。

#### [0044]

#### 【図面の簡単な説明】

#### 図1

本発明に係る集積回路の構成を示す平面図である。

#### 【図2】

本発明に係る集積回路の他の構成を示す平面図である。

#### 【図3】

単結晶表面を利用し、回折干渉させて蛍光スクリーンに投影した干渉パターンである。

#### 【図4】

微細真空管を用いてマッハゼンダー干渉系を構成し、A/D変換器を構成した本 発明に係る集積回路の実施形態の一例を示す構成図である。

#### 【図5】

マッハゼンダー系を構成し、排他的論理和の否定を構成した構成図である。

#### 【図6】

微細真空管のシェルに石英窓25を形成して光を照射するようにした構成図である。

#### 【図7】

マッハゼンダー系を利用した磁界センサの構成を示す図である。

#### 【図8】

マッハゼンダー系を利用した他の磁界センサの構成を示す図である。

#### 【図9】

マッハゼンダー系を利用した他の磁界センサの構成を示す図である。

#### 【図10】

本発明で使用する微細真空素子の一実施例を示す平面図 (a) 及び (a) 図の A-A断面図 (b) である。

#### 【図11】

熱吸収を少なくしたカソードの構成を示す平面図である。

#### 【図12】

微小真空素子の概略製作工程の断面図である。

#### 【図13】

微小真空素子の他の概略製作工程の断面図である。

#### 【図14】

高速A/D変換器の従来例を示すブロック構成図である。


#### 【符号の説明】

#### 1,10 基板


- 2 電子素子形成領域
- 3 微小真空管
- 4 回路網形成領域
- 5 電極バッド
- 6 配線
- 7 カソード (タングステン, 六ホウ化ランタン, Mo) アノード
- 8 アノード
- 9 分流手段(スリット)
- 10 磁界発生手段(コイル)
- 11 エンコーダ
- 13 OPアンプ
- 14 . 電極
- 15 レンズ
- 16 凸部
- 17 絶縁部材
- 19 導電部材
- 20 プラチナ
- 21 ボロン
- 22,23 酸化膜
- 2 5 石英窓
- 26 光電変換素子
- 30 ラダー抵抗
- 31 コンパレータ
- 32 エンコーダ
- 33 基準電源

【書類名】 図面

【図1】



【図2】



# 【図3】







図4】




# 【図5】




# 【図6】




【図7】




# 【図8】




# 【図9】




# 【図10】





【図11】




【図12】










【図13】







# 【図14】



【書類名】 要約書

【要約】

【課題】 高速化・高機能化および素子数低減を図った集積回路を実現する。

【解決手段】 半導体基板上に微細真空管素子及び他の電子素子を集積化して形成し、前記微細真空管と電子素子間で信号の授受を行うように構成した。

【選択図】 図1

ページ: 1/E

# 認定・付加情報

特許出願の番号 特願2003-081903

受付番号 50300477913

書類名 特許願

担当官 第五担当上席 0094

作成日 平成15年 3月26日

<認定情報・付加情報>

【提出日】 平成15年 3月25日

次頁無

# 特願2003-081903

## 出願人履歴情報

識別番号

[000006507]

1. 変更年月日

1990年 8月10日

[変更理由]

新規登録

住 所

東京都武蔵野市中町2丁目9番32号

氏 名

横河電機株式会社